Sonstige Neuerungen

Intels neue Penryn-Familie ist natürlich ein Abkömmling der äußerst erfolgreichen Core-Architektur. Intel nutzte die ohnehin für den Die-Shrink notwendige Überarbeitungs- und Konzeptionsphase und feilte punktuell an den Abläufen und der Funktionalität. Die augenfälligste Ergänzung ist die vierte Generation von Streaming SIMD (Single Instruction Multiple Data) Extension (SSE) Befehlen. Im Ganzen bringt SSE4 47 neue Instruktionen in SSE4.1, das heute in der aktuellen Familie vorhanden ist, die auf Video-Beschleunigung, Grafikbausteinen und Koprozessor-Beschleunigung abzielen. Sieben weitere Instruktionen pfeiffen die Spatzen für die Nehalem-Architektur als SSE4.2 vom Dach.

Erstmals allerdings wird es sich dabei um eine Intel-Exklusive Erweiterung handeln. Während die vorherigen SSE-Erweiterungen mit kurzer Verzögerung auch bei AMD Einzug hielten, plant man dort mit SSE4a und SSE5 einen Alleingang. Hier bleibt zu hoffen, dass man sich zumindest nicht mit unterschiedlichen Definitionen in die Quere kommt.

Mit SSE4 bedient Intel nicht mehr ausschließlich Multimedia-Anwendungen, obwohl hier natürlich der Schwerpunkt liegt. Intel verspricht beschleunigte Video-Encoding Funktionen und Beschleunigungen im Speicher-Lesezugriff durch "Streaming Load Instructions". 3D-Anwendungen sollen von beschleunigtem Berechnen von Skalarprodukten profitieren, ein Szenario, das beispielsweise bei der Transformation von Vektoren durch eine Matrix recht häufig ist. Während bei Grafikkarten dieses Szenario schon seit längerem in einem Takt abgehandelt werden kann, kann die CPU dies nun ebenfalls in einem Takt. Intel spricht weiter von Optimierungen bei 32bit-Integer Multiplikationen und min/max-Operationen. SIMD Integer Operationen werden für SSE4 ausschließlich in 128bit MMX-Registern ausgeführt.

Abseits von SSE gibt es weitere Detailverbesserungen. So implementierte Intel einen radix-16 divider statt des bisher üblichen radix-4 dividers. Augenfälligste Verbesserung ist hier, dass nun vier Bits statt zwei pro Taktzyklus im Divisionsprozess berechnet werden können. Speziell beim Ziehen der Wurzel aus einer Zahl, dessen Dauer exponentiell von der Anzahl der gleichzeitig berechneten Bits abhängig ist, gewinnt die CPU hier, laut Intel, bis zu einem Faktor 2 an Zeit.

Die "Super Shuffle" genannte Erweiterung der Berechnungspfade versetzt die CPU nun in die Lage eine 128bit SSE(1-4) Operation in einem einzigen Takt auszuführen. Beispiele für solche Shuffle-Operationen sind Bits schieben, Packing oder Unpacking. Da es sich hierbei um eine Beschleunigung der Berechnung handelt, ist keine Anpassung von Software nötig, um davon zu profitieren.

Lediglich für die mobilen Prozessoren interessant sind Verbesserungen im Energisparkonzept. "Deep Power Down" nennt Intel den neuen Sparmodus, der nur mehr einen minimalen Takt an die CPU legt, die Spannung extrem reduziert und Caches sowie Taktsynchronisierung vollständig abschaltet. Im Gegenzug braucht die CPU danach aber auch noch einmal länger bis zum Aufwachen wie aus dem C4-State.

Auf dem DPD (und damit nur in Mobil-CPUs vorhanden) basiert auch die "Enhanced Dynamic Acceleration Technology". Sie erlaubt einem Core um einen Multiplikatorschritt höher zu takten als spezifiziert, wenn der andere nicht genutzt wird. Die CPU soll damit immer noch innerhalb ihrer thermischen Budgets bleiben, aber single-threaded Software beschleunigen.

Final sind noch Optimierungen in der Virtualisierungs-Einheit zu nennen. Durch beschleunigte Enter/Leave-Prozesse kann die CPU nach Intel-Angaben 25-75% schneller zwischen Aufgaben, die sie für die verschiedenen Virtuellen Maschinen erledigt, wechseln.