Core 2 - Die Technik

 I. Begriffserklärungen

Für das Verständnis der Technik sind hier einige Begriffe erklärt, die im Folgenden verwendet werden.

RISC - Reduced Instruction Set Computing, zu deutsch: Rechnen mit reduziertem Befehlssatz, ist eine Prozessorarchitektur mit einfachen Befehlen, die eine feste Länge haben. Vorteil davon ist, dass die Befehle schneller ausgeführt werden können, unter anderem weil die Befehle direkt als Hardwareschaltungen verdrahtet sind.

CISC - Complex Instruction Set Computing, zu deutsch: Rechnen mit komplexen Befehlssatz, ist ein Prozessordesign mit komplexen leistungsfähigen Befehlen, die aber langsamer ausgeführt werden als z.B. RISC-Befehle. Heutzutage übersetzen die meisten nach außen hin als CISC auftretenden Prozessoren die Befehle intern als RISC-Befehle und führen sie dann erst aus.

Pipeline - Dies haben wir bereits in der Vorstellung des Pentium 4 ausführlich dargestellt.

 II. Historische Einordnung

Schaut man sich die technischen Neuerungen der Core-Architektur an, steht man vor der Frage ob es sich um eine Evolution oder Revolution handelt. Eine Evolution ist es, wenn man Core mit der bisherigen mobilen Banias-Architektur vergleicht, die als Pentium M bzw. Core Solo/Duo als Teil der Centrino-Plattform vermarktet wurde. Von einer Revolution kann man sprechen, wenn man den neuen Kern den bisherigen Desktop- und Server-Prozessoren der Netburst-Architektur gegenüberstellt. Um ein klareres Bild zu bekommen, lohnt es sich einen Blick in die Geschichte zu werfen. Die Wurzeln des Core 2 beginnen nämlich bereits im Jahre 1991 als Intel mit der Entwicklung des P6-Designs begonnen hatte. Die erste Silizium-Ausgabe davon war der Pentium Pro, welcher 1995 erschien und damit auch der erste x86-Prozessor war, der intern eine hybride RISC/CISC-Struktur aufwies und über eine Pipeline verfügte. Dies stellte damals ein revolutionäres Konzept dar, da die verschieden langen komplexen CISC-Befehle intern in kleinere einfachere RISC-Befehle zerlegt und dann von entsprechenden RISC-Einheiten ausgeführt werden. Nach diesem Konzept arbeiten heutzutage alle Prozessoren mit x86er-Befehlssatz.

Pentium Pro

Im Laufe der Jahre ist das P6-Design vom Pentium Pro mit anfänglich 150 MHz kontinuierlich über den Pentium II bis hin zum Pentium III-S mit Tualatin-Kern und 1400 MHz Takt entwickelt wurden. Im Jahre 2000 kam dann die offizielle Nachfolgearchitektur namens Netburst und entsprechenden Pentium 4 Prozessor auf den Markt. Ohne jetzt genauer auf die Details einzugehen, die im entsprechenden Artikel zu finden sind, handelte es sich im Gegensatz zur P6-Architektur um einen Prozessor mit einer langen Pipiline und geringeren IPC, der auf hohe Taktraten optimiert ist. Unter IPC versteht man die Abkürzung für "instructions per cycle", quasi ein Maß dafür wie viel Rechenleistung pro Takt eine CPU hat. Aus verschiedenen Gründen litten die Netburst-Prozessoren unter einer hohen Leistungsaufnahme, welche sie teils untauglich für den Einsatz in Mobilsystemen machten.

Die Aufgabe einen leistungsfähigen aber stromsparenden Mobilprozessor zu entwickeln, wurde dem israelischen Entwicklungsteam von Intel zugewiesen. Dies ist insofern wichtig, da sich das Team bis zu diesem Zeitpunkt mit der Entwicklung der Timna-CPU beschäftigt hatte. Dabei handelte es sich um einen hoch integrierten Chip auf Basis des Pentium-III-Celerons, der zusätzlich Grafikeinheit und Speichercontroller auf dem Die beinhaltete und auf geringe Produktionskosten optimiert wurde. Allerdings setzte Intel damals auf RDRAM als Speichertyp, der sich aufgrund höherer Latenzzeiten, vor allem aber der Kosten nicht durchsetzen konnte, so dass das Timna-Konzept als low-cost-Prozessor gescheitert war. Dies ist wahrscheinlich auch ein Grund dafür, warum Intel heutzutage der Integration des Speichercontrollers auf dem Die ablehnend gegenüber steht. Wie dem auch sei, die Ingenieure hatten umfangreiche Erfahrung mit dem P6-Design gesammelt, was lag also näher als den Pentium III als Grundlage für den kommenden Mobilprozessor zu nehmen.

Pentium-M Banias

Das Ergebnis war der Pentium M mit Banias-Kern, welcher mit Taktraten von 1,6 GHz der Leistung eines Pentium 4 mit 2,4 GHz nahe kam und dabei auch nur ein Bruchteil der Leistungsaufnahme hatte. Gegenüber dem Pentium III wurden nur marginale Änderungen vorgenommen. So wurde in Hinblick auf höhere Taktraten die Pipeline des Pentium M mit 12 Stufen gegenüber den 10 Stufen des Vorgängers etwas verlängert, was aber immer noch deutlich kürzer als die 21 (Northwood) bzw. 31 Stufen (Prescott) des Pentium 4 ist. Die gute Performance des Banias erklärt sich hauptsächlich durch eine massiv verbesserte Sprungvorhersage, größere Befehlspuffer und deutlich größerer Caches. Der Banias erhielt dann ein Jahr später einen Die-Shrink auf 90 nm mit doppeltem Level2-Cache - Dothan nannte man das neue Konstrukt.

Anfang diesen Jahres folgte Intel mit dem Yonah dem derzeitigen Trend zu mehrkernigen Systemen. Der Yonah wurde wieder etwas in Richtung mehr Takt angepasst und verfügt nun über eine Pipeline mit etwa 13- 14 Stufen und als erster x86-Dual-Core-Prozessor über einen gemeinsamen Level2-Cache. Welche Vorteile dies bringt, klären wir an späterer Stelle. Vermarktet wird dieser Prozessor als Core Duo im Rahmen der Centrino-Plattform.

Spätestens seit Mai 2004 kam es zum Paradigmenwechsel bei Intel. Die Roadmap wurde komplett überarbeitet, da die geplanten Taktraten mit der Netburst-Architektur bei sinnvoller Leistungsaufnahme nicht mehr erreichbar waren. Als Basis für die zukünftige Desktop- und Server-Schiene soll nun das Banias-Design aus dem Mobilbereich dienen. Das ist aus Sicht Intels der damals nahe liegende Schritt gewesen. Der Pentium M war ein fertig entwickelter Prozessor, welcher sich in seinem Segment sehr gut verkaufen ließ und über ein sehr gutes Performance-Abwärme-Verhältnis verfügt. Natürlich mussten noch einige Änderungen durchgeführt werden, um daraus einen erfolgreichen Desktop-Prozessor zu machen.