Timingoptionen im Überblick
I. tRP = RAS Prechage Time
Es handelt sich hier um die Vorladezeit des Zeilenadressierungsvorgangs. Hierbei müssen wir nun ein paar kleinere Informationen zum Aufbau von Speicherzellen liefern: Im Prinzip ist eine Speicherzelle eher simpel aufgebaut. Sie besteht lediglich aus einem Transistor und einem Kondensator. Dem zur Seite gestellt werden sogenannte Sense Amps (Sense Amplifiers), welche als Schreib- und Leseverstärker dienen. Diese prüfen bei einem Lesevorgang den Ladzustand der Kondensatoren der einzelnen Speicherzellen, bei einem Schreibvorgang füllen sie den entsprechenden Kondensator. Realisiert wird dies durch Anlegen von Spannungen.
Vor dem Füllen oder Auslesen des Zellenkondensators wird die Vorladung einer Referenzspannung benötigt und das Aufladen der Signalleitungen auf diese Referenzspannung wird als "Prechage" bezeichnet, die Zeitdauer die hierfür benötigt wird RAS Prechage Time, kurz tRP. Eine weitere wichtige, wenn nicht sogar die wichtigste Funktion des Precharging ist es, den Inhalt der Speicherzellen wieder herzustellen, da diese nach dem Reihenaktivierungsbefehl (Bank Active Command) entladen werden.
II. tRCD = RAS to CAS Delay
Wie wir im vorstehenden Kapitel bereits ausgeführt haben, benötigt der Memory Controller exakte Adressierungsdaten, um Informationen im Hauptspeicher lesen oder schreiben zu können. Dabei muss er nicht nur zwischen der korrekten DIMM Reihe mittels CS-Leitung (Chip-Select) und der exakten Bank (BS-Signal) unterscheiden, er benötigt danach noch die Information, in welcher Speicherzelle des entsprechenden Chips die Informationen lagern bzw. geschrieben werden sollen. Dazu gibt es die Unterteilung in Zeilen- (ROW) und Spalten (Column) Adressen. Eben jene Zeitspanne zwischen Zeilen- und Spaltenadressierungsvorgang bezeichnet man als RAS to CAS Delay, kurz tRCD.
III. CL = CAS Latency
Mit dem Row Adress Strobe (RAS) haben wir also eine Seite oder Zeile des Speichermoduls geöffnet und danach die Zeitspanne tRCD abwarten müssen, bis die Daten in den Sense Amps stabilisiert sind. Erst dann kann ein Read Command gegeben werden, welches die Spaltenadresse spezifiziert. Die Zeitdauer, die die Daten benötigen, um in die Ausgangregister zu gelangen, ist die sogenannte CAS Latency. So lange die Speicherzugriffe sich im gleichen Feld (Page) der Speicherzelle zutragen (Page Hit), ist die CAS Latency die einzige Option von Bedeutung, denn es wird zu diesem Zeitpunkt weder ein Bank Activate Kommando, noch ein Precharging benötigt.
Es stellt sich somit die Frage, warum sich die Verändung des CAS Latency Takts bei Benchmarks mit DDR-SDRAM Speichersystemen nicht so recht bemerkbar macht. Hier liegt ein gewisser Unterschied zu SDR-SDRAM Modulen vor, denn bei DDR-SDRAM Modulen kann ein erneutes Read Command bereits in der Mitte eines noch laufenden Burst (Datenübertragung) erfolgen (Variable Early Read Command). Dadurch erfolgt der nächste Burst praktisch nahtlos zum ersten. Gerade Benchmark Programme wie SiSoft Sandra setzen den bestmöglichen Fall voraus, dass ein Page Hit erfolgt.
Wenn die naechste Addresse ausserhalb der gerade offenen Zeile oder Seite liegt, spricht man von Page Miss. Eigentlich kommt erst nun, an dieser Stelle, die bereits erläuterte Option tRP (RAS Precharge Time) zum tragen. Die Bank muss geschlossen werden und der Inhalt der Speicherzellen muss durch den Precharge Vorgang wieder hergestellt werden, bevor eine andere Bank geöffnet werden kann.
Nun fehlt uns eigentlich von den aufgeführten Optionen eingangs diese Kapitels lediglich noch die tRAS. Um diese Funktion aber zu erklären, müssen wir zuerst noch auf ein paar weitere, oftmals anzutreffende Timing Parameter eingehen.
IV. DRAM Burst Length
Nach erfolgtem Lesezugriff auf ein Speicherfeld gemäß den zuvor gemachten Ausführungen ist der Inhalt dieser Informationen aber noch immer innerhalb der Lese- und Schreibverstärker (Sense Amps) enthalten. Werden bei folgenden Aktionen nun erneut Daten aus dem gleichen Speicherfeld benötigt, so muss der aufgezeigte Adressierungsvorgang nicht erneut durchgeführt werden, sondern kann in lediglich einem einzigen Takt direkt aus den Sense Amps erfolgen. Bei modernen Systemen á la Pentium 4 oder AMD Athlon beträgt die Burst Length 8 Datenworte.
Zumeist treffen wir hier im BIOS die Auswahlmöglichkeit zwischen Auto und 4 Datenübertragungen an, manchmal auch zwischen 4 und 8. Eigentlich wäre daher die Anwahl von 8 Datenworten die korrekte Option, die beiden zuvorgenannten Prozessoren vorausgesetzt, doch mussten wir leider auch schon feststellen, dass die BIOS Programmierer die Optionen hier durcheinander gebracht haben und die Anwahl von 4 dann das eigentliche Resultat von 8 Datenwörtern hervorruft.
V. tRAS = RAS Active Time / Active to Precharge
Bei der tRAS, gerne auch als Minimum Bank Open Time bezeichnet, handelt es sich um die Mindestzeit, in welcher eine Bank offen gehalten werden muss. Es ist die praktische Wartezeit, damit Daten wieder durch den Precharge Vorgang (tRP) in die Speicherzellen zurückgeschrieben werden können.
