Schon seit einiger Zeit verlagert die Prozessor- und Chipsatzschmiede VIA ihre Prioritäten weg von den Desktop-Chipsätzen hin zu den eigenen Prozessoren und zugehörigen Plattformen und will damit im Low-Power Markt punkten. Die vor einigen Jahren aufgekaufte US-Prozessorschmiede Centaur stellte heute den Nachfolger der bisherigen C7-Prozessoren unter dem Codenamen "Isiah" vor, die "signifikante Steigerungen in Funktionalität und Rechenleistung für Desktop, Mobile und Ultra Mobile PCs" bringen soll.

Centaur gibt an den Prozessor von Grund auf neu entwickelt zu haben. Konsequenterweise lesen sich die Eckdaten zeitgemäß, so basiert der Kern auf einer 64-Bit super-skalaren spekulativen Out-of-Order Mikroarchitektur und enthält Virtualisierungstechnologien. Trotzdem hat VIA eine Pin-Kompatibilität zwischen C7 und Isiah vorgesehen, was den System Builders zugute kommen sollte.

VIA implementierte in seiner Out-of-order Architektur Macro- und Micro-Op Fusion und verbesserte nach eigenen Angaben die Sprungvorhersage, so dass weniger überflüssige Berechnungen stattfinden, was die Effizienz des Rechenwerks steigert. Vom Vorgänger übernommen wurden die Verschlüsselungseinheit sowie der Zufallszahlengenerator PadLock.

Die bis zu 2 GHz getakteten Prozessoren kommunizieren mit dem Rest des Systems über einen FSB mit effektiven 800 bis 1333 MHz. Die Recheneinheiten können auf zwei 64KB L1 Caches und 1MB exklusiven L2 Cache (16-weg assoziativ) zurückgreifen. Eines dieser Rechenwerke ist die laut Unternehmensangaben weltweit schnellste x86 Fließkomma-Einheit (FPU) mit der Fähigkeit vier Fließkomma-Additionen und –Multiplikationen pro Takt durchführen zu können. Allerdings handelt es sich um lediglich einen einzelnen Rechenkern, über Pläne für Mehrkernprozessoren basierend auf Isiah wurde wurden keine Pläne verraten.

Der Prozessor beherrscht die derzeit gängigen Energiesparmodi bis hinab zum "C6"-State, der den Prozessor sammt der Caches stilllegt sowie unter dem kreativen Schlagwort "PowerSaver" weitere Detaillösungen wie zwei unabhängige PLLs zur besseren Taktsynchronisierung in den Übergangsphasen.

Die Prozessoren werden in 65 nm Strukturgrößen gefertigt und sollen noch im ersten Halbjahr 2008 auf den Markt kommen. Es steht zu erwarten, dass sie wie ihre Vorgänger in Form von vollständigen Platinen für den Embedded-Markt sowie fest auf Mainboards verlötet an den interessierten Endkunden ausgeliefert werden. Über Preise wurde bislang nichts bekannt.

[tm]