IBMs Serverarchitektur POWER gibt es nun in der 6. Generation. Der POWER6-Prozessor besteht aus 2 Kernen, die jeweils 2 Threads ausführen können (SMT = symetric Multi-Threading) und mit bis zu 4,7 GHz getaktet sind. Trotz einer Strukturgröße von 65 Nanometern erreicht das Die eine Größe von gigantischen 341 mm², was bei einer Transistorzahl von über 790 Mio. Stück aber nicht sonderlich verwunderlich sein dürfte. Zum Vergleich eine Core-2-Duo-CPU besitzt bei 291 Mio. Transistoren eine Chipfläche von 143 mm².

Der Großteil der Fläche dürfte allerdings für die 8 Megabyte Level-2-Cache, die je zur Hälfte einem Kern zugeordnet sind, aber vom zweiten Kern mitgenutzt werden können, reserviert sein. Darüber hinaus verfügt der POWER6 über zwei Speichercontroller und die Möglichkeit bis zu 32 Megabyte Level-3-Cache anzusteuern. Vermutlich wird es wie beim POWER5 auch wieder Multi-Chip-Module (MCM) geben, auf denen sich vier Prozessor-Dies und vier L3-Cache-Chips befinden. Durch die geringere Strukturgröße und Stromspartechniken soll der POWER6 bei gleicher Performance nur die halbe Leistungsaufnahme des Vorgängermodells besitzen.

IBM bezeichnet den Prozessor, der vorrangig in den eigenen p- und i-Servermodellen zum Einsatz kommen soll, als derzeit schnellste CPU der Welt. Die hohen Taktfrequenzen kommen allerdings durch den Verzicht auf eine Out-of-Order-Architektur zustande. Das bedeutet, dass der Prozessor keine Befehle neu umsortieren kann um sie so schneller auszuführen. Dies überlässt IBM der Compilersoftware. Neu ist ein Feature namens "Live Partition Mobility", womit sich im Betriebszustand befindende virtuelle Maschinen auf einen anderen Server verschieben kann, ohne das das Gast-System vorübergehend deaktiviert wird. Derzeit befindet sich die Technologie noch im Beta-Stadium, soll aber noch in diesem Jahr für die Kunden verfügbar sein.


POWER6 Die-Shot
[ch]